LPDDR5传输速率，大幅提升！

如果您希望可以时常见面，欢迎标星收藏哦~

三星的 LPDDR5-Ultra-Pro 进一步巩固了 LPDDR6 领域。

三星在国际固态电路会议 上推出了 LPDDR5 规范的又一项扩展，将数据传输速率提高到 12,700 MT/s (12.7 GT/s)。为了提高速度，三星必须在其 DRAM 芯片中添加四相自校准和 AC 耦合收发器均衡，并将其称为 LPDDR5-Ultra-Pro DRAM。

全球最快的 LPDDR5X

三星速度最高的 LPDDR5X 具有 12,700 MT/s 的数据传输速率，是一款 16 Gb 内存 IC，具有行业标准电压 1.05V，采用该公司第五代 10nm 级 DRAM 制造工艺制造。考虑到三星在 2023 年宣布推出 24 Gb LPDDR5X IC，然后在 2024 年推出 32Gb LPDDR5X IC， 16 Gb 设备容量在移动设备方面可能并不太令人印象深刻。但是，对于不需要最高内存密度的应用程序来说，16 Gb 可能是一个相当不错的容量。这也许就是为什么三星的 ISSCC 论文提到 AI、AR、VR 和服务器应用，而该公司的演示文稿中提到针对 PC 和服务器的 LPCAMM2 模块。

LPDDR5 规范于 2019 年推出，计划将数据传输速率提高到 6,400 MT/s。2021 年，JEDEC 发布了该规范的扩展版本，将速度提高到 8,533 MT/s。但这对至少一些 LPDDR5X 用户来说还不够，因此美光、三星和 SK 海力士在 2023 年将 LPDDR5X 的数据传输速率进一步提高到 9,600 MT/s，然后三星在 2024 年将数据传输速率提高到 10,700 MT/s(尚未出货)。现在，三星又迈出了一步，推出了数据传输率为 12,700 MT/s 的 LPDDR5-Ultra-Pro 内存。

要实现如此极高的数据传输速率，三星必须实现四相自校准环路和交流耦合收发器均衡。这两项功能未在 LPDDR5X 规范中定义，是供应商特定的电路级设计技术，用于满足或超越官方 JEDEC LPDDR5X 数据速率和功率要求。

四相自校准环路

四相自校准环路 是一种基于电路的解决方案，可确保四个内部时钟相位在高速内存接口中保持正确对齐。在 LPDDR5X DRAM 中，时钟信号被分割和分配以创建这四个相位，从而以多 GT/s 的速度驱动数据传输。这些相位之间即使有轻微的不匹配(称为相位偏差)也会影响时序裕度并降低性能。校准环路测量每对相位(例如 0° 与 180°、90° 与 270°)并自动补偿任何偏移。

三星的四相自校准环路实现采用两个校准步骤:翻转和取消翻转。通过翻转馈入被测电路的信号并将结果与未翻转的测量值进行比较，校准逻辑可隔离并纠正真正的时钟相位错位。然后应用最终校准代码来根据需要移动或调整每个相位，以保持芯片内部干净、均匀分布的时钟边沿。

交流耦合收发器均衡

在高速数据传输速率下，信号容易在信道中衰减和产生符号间干扰 。交流耦合收发器均衡解决了高速 DRAM 组件中的信号问题:从高层次上讲，它可以增强时钟信号、均衡接收器并预强调发射器。

三星的实现涉及三个互补模块:时钟缓冲器中的交流耦合增强器 、接收侧的交流耦合均衡器 (ACCE) 和发送侧的交流耦合预加重 (ACCP)。每个模块都在路径的各个点应用额外的高频增益，确保衰减的时钟边缘得到恢复并保持时序完整性。据三星称，净效果是数据传输和接收更加稳定，速度超过每针 10,000 MT/s。

测量

根据三星自己的测量结果，在最高速率 12,700 MT/s 下，三星的 LPDDR5-Ultra-Pro DRAM 内存芯片在 1.05 伏电压下可靠运行。根据三星进行的测量，即使在 10,700 MT/s 下，它也能在 0.9 伏以上保持稳定。峰值速度下的读取和写入裕度分别为 0.71 和 0.68 个单位间隔，表明信号完整性强。这些值证实了三星校准和均衡技术的有效性。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

今天是《半导体行业观察》为您分享的第4043期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID:icbank

喜欢我们的内容就点“在看”分享给小伙伴哦

郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。